尽现于笔端四、设计结果
用QuartusII软件编写VHDL，其仿真波形如图4所示。
图4 QuartusII的LF并行前缀加法器仿真结果
五、结论
对于N位加法运算，并行前缀加法器最少只需logN步就可完成进位的运算，因此也称为“对数超前进位加法器”。并行前缀加法器的运算速度是各种加法器结构中最快的，同时，它由许多相同的前缀运算单元组成，结构规整，容易实现。由于这些优点，并行前缀加法器成为当前最常用的高速加法器结构。
可以看出，串行进位加法器速度最慢，面积最小；进位跳跃加法器速度有很大提高，而面积只有较小的增加；进位选择加法器和超前进位加法器的速度相差不大，都能达到较快的速度，但超前进位加法器的面积比进位选择加法器大出10倍以上。因此单一的超前进位加法器在位数较大时很不实用，性价比很低，必须与其它结构进行组合；并行前缀加法器速度最快，是进位选择加法器的1.5倍，而其面积却相对增长较少，比进位选择加法器略高，只有超前进位加法器的14%左右。分析结果表明，并行前缀加法器具有速度和面积两方面的优势，是设计时首选的结构。由于并行前缀加法器优秀的性能特性和较小的面积代价，因此得到了广泛的应用。
