VLSI 设计的 FPGA 验证(9)

VLSI 设计的 FPGA 验证

实验（三）标准实验报告

实验名称：改进型计数器设计与FPGA验证实验

实验目的：通过改进型计数器设计使学生认识到工程设计实践中稳定性、可靠性

设计的必要性，通过FPGA实物验证使学生充分认识去抖动电路的抗噪效果。并养成在完成功能设计的同时兼顾性能设计的良好习惯。

实验原理：参见《VLSI设计的FPGA验证实验指导书》 实验步骤及实验记录：

1． 第一步：分析实验二的计数器计数值不稳定的原因

实验二计数器实验中计数值不稳定现象是：LED显示数据有乱跳的现象。 引起不稳定现象的原因是手动操作按键时有“抖动”噪声。 要消除抖动噪音，可以引入去抖动电路。

改进后的模块框图如下，从图中可以很清楚它们的连接关系。

其中增加的弹跳消除模块为图中的debounce模块，端口包括： clk：系统时钟端口 touch：键盘输入端口 clr：清零复位端口

push_out：进行完噪声消除以后的键盘输入信号。 2．第二步：去抖动电路设计

去抖动电路基本思路：引入采样时钟，在对输入信号采样时，当相邻两次采样数据相同，则认为信号稳定有效，输出该值；否则当成非稳定信号，去抖输出保持原值不变。

去抖动电路源程序：