VLSI 设计的 FPGA 验证(4)

VLSI 设计的 FPGA 验证

实验（二）标准实验报告

实验名称：LED数码显示型计数器的FPGA验证实验

实验目的： 通过VHDL源程序编写与仿真、FPGA综合、FPGA物理实现及FPGA

下载、板级测试等全过程的亲身体验，掌握VLSI前端设计和FPGA验证的基本方法，熟悉FPGA开发板的应用。

实验原理：参见《VLSI设计的FPGA验证实验指导书》 实验步骤及实验记录：

1． 第一步：计数器的VHDL编程与源代码录入

① 计数器的VHDL源代码： LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY count10en IS

PORT(i, clr, en : IN STD_LOGIC; qa, qb, qc, qd : OUT STD_LOGIC); END count10en;

ARCHITECTURE rtl OF count10en IS

SIGNAL count_4 : STD_LOGIC_VECTOR(3 downto 0); BEGIN process(i, clr) begin

if (clr='1') then

count_4 <= "0000";

elsif (i'event and i='1') then if (en='1') then

if (count_4="1001") then

count_4 <= "0000";