EDA课设—SOPCII使用手册（修改版） (3)

SOPC-NIOSII EDA/SOPC System Platform 用户使用手册 AM29LV065D由128个64Kbytes的扇区组成，每个扇区都支持在线编程。另外，该芯片在高达125℃条件下，依然可以保证存储的数据20年不会丢失。具体的芯片有关参数请读者参照其数据手册。NOR Flash的相关引脚与FPGA的IO接口对应关系见附表一，其硬件连接电路如图2-3所示。在硬件连接上，NOR FLASH与SRAM共用数据端口（D0—D7）和地址端口（A2-A19）。

图2-3 NOR Flash硬件连接电路图

SRAM（U 8, U9）

核心板上的SRAM由2片3.3V CMOS静态RAM IDT71V416组成容量为256K×32bits的存储空间，高速度SRAM和高带宽数据总线，保证了Nios II CPU可以工作在非常高效的状态。本开发板所用的SRAM为-10等级的，这就意味着

9

SOPC-NIOSII EDA/SOPC System Platform 用户使用手册 Nios II CPU可以在32位总线带宽情况下，以100MHz的速度进行读写操作，数据吞吐率高达到400Mbyets/S。具体的芯片有关参数请读者参照其数据手册。SRAM与FPGA的IO接口的对应关系见附表一，其硬件连接电路图如图2-4。

图2-4 SRAM硬件连接电路图

SDRAM（U4）

EP2C35核心板上使用的SDRAM为HY57V561620BT-6，该芯片最高可工作在166MHz主频上，由4个4M×16bits的Bank组成，共有32Mbytes的容量，即16M×16bits。开发板上的主时钟源为50MHz，通过内部PLL进行3倍频可得到稳定的150MHz时钟，所以Nios II CPU可以在150MHz主频上与SDRAM进行数据交互，数据吞吐率高达300Mbytes/S，如此高的数据交互能力，足以满足不同开发人士所需。具体的芯片有关参数请读者参照其数据手册。SDRAM与FPGA的IO接口的对应关系见附表一，其硬件连接电路图如图2-5。

10

SOPC-NIOSII EDA/SOPC System Platform 用户使用手册

图2-5 SDRAM硬件连接电路图

NAND FLASH（U5）

为了满足能够在嵌入式RTOS中有足够的空间创建文件系统或满足开发人员存储海量数据的需求，EP2C35核心板上除了提供8Mbytes NOR Flash外，还有一片具有64Mbytes容量的NAND Flash——K9F1208U0M。该芯片由4096 Blocks×32 Pages×528bytes组成，支持块擦除、页编程、页读取、随即读取、智能拷贝备份、4页/块同时擦除和4页/块同时编程等操作。具体的芯片有关参数请读者参照其数据手册。Nand Flash与FPGA的IO接口的对应关系见附表一，其硬件连接电路图如图2-6。

图2-6 NAND FLASH硬件连接电路图

扩展接口

核心板上提供的资源模块占用了部分FPGA引脚，除此之外，还有164个左右的可用IO供用户自定义使用，这些IO通过JP1、JP2、JP3扩展接口引出。JP1、JP2和JP3分别位于核心板的左右两边和上边，分别通过间距为2.54mm的标准双

11

SOPC-NIOSII EDA/SOPC System Platform 用户使用手册 排针插座，提供了164个用户自定义IO，以满足普通用户的一般需要。同时这些标准的双排针插座通过与EDA/SOPC实验开发平台上的与之对应的标准双排孔插座相接，使实验平台上的用户接口与核心板相连构成一个完整的实验开发平台。

JP1、JP2、JP3的引脚定义如图2-7所示，JP1、JP2、JP3其引脚与FPGA的IO接口的对应关系见附表一：

图2-7 JP1-JP3所使用的接插件及其引脚定义

JTAG调试接口

在FPGA开发过程中，JTAG是一个比不可少的接口，因为开发人员需要下

载配置数据到FPGA。在Nios II开发过程中，JTAG更是起着举足轻重的作用，因为通过JTAG接口，开发人员不仅可以对Nios II系统进行在线仿真调试，而且还可以下载代码或用户数据到CFI Flash中。

开发板上提供如图2-8所示的10针插座，其每个插针的信号定义见表2-3。

图2-8 开发板上的JTAG调试插座

JP1插座 1 2 3 12

信号定义 TCK GND TDO SOPC-NIOSII EDA/SOPC System Platform 用户使用手册

4 5 6 7 8 9 10 Vcc(3.3V) TMS / / / TDI GND 表2-3 JTAG插座信号定义 注： ‘/’表示该插针没有任何信号。

AS编程接口

AS接口主要用来给板上FPGA的串行配置器件EPCS4进行编程，故称其为编程接口，板上也是采用图2-8所示的10针插座，其信号定义见表2-4。

JP1插座 1 2 3 4 5 6 7 8 9 10 信号定义 DCLK GND CONF_DONE Vcc(3.3V) nCONFIG nCE DATAOUT nCS ASDI GND 表2-4 JTAG插座信号定义

自定义按键与LED

为了方便开发人员作一些简单的、手动的逻辑输入，开发板上提供了4个用户自定义按键BT1-BT4和四个用户自定义LED发光二极管LED1-LED4。这四个

13