蔚蓝的心SOPC-NIOSII EDA/SOPC System Platform 用户使用手册 ? 128×240超大图形点阵液晶屏（可更换其它黑白／彩色液晶显示屏）。 ? RTC，提供系统实时时钟。
? 1个直流电机和转速测量传感器模块。 ? 1个四相步进电机模块。 ? 1个VGA接口。 ? ２个标准串行接口。
? 1个10M/100M以太网卡接口，利用RTL8019AS芯片进行数据收发。 ? 1个USB设备接口，利用PDIUSBD12芯片实现USB协议转换。 ? 基于SPI或IIC接口的音频CODEC模块。 ? 1个音频喇叭输出模块。 ? 2个PS2键盘/鼠标接口。 ? 1个交通灯模块。
? 串行ADC和串行DAC模块。 ? 高速并行ADC和DAC模块。 ? IIC接口的EEPROM存储器模块。 ? 基于1-Wire接口的数字温度传感器。 ? 扩展接口，供用户高速稳定的自由扩展。
? 1个数字时钟源，提供24MHz、12MHz、6MHz、1MHz、100KHz、10KHz、
1KHz、100Hz、10Hz和1Hz等多个时钟。
? 1个模拟信号源，提供频率在80～8KHz、幅度在0～3.3V可调的正弦
波、方波和三角波。
? 1个16×16点阵LED显示模块。 ? 1个4×4键盘输出阵列。 ? 8位动态七段码管LED显示。 ? 12个用户自定义LED显示。 ? 12个用户自定义开关输出。
4
SOPC-NIOSII EDA/SOPC System Platform 用户使用手册 ? 8个用户自定义按键输出。 ? 2路高速扩展模块。
? 多路电源输出（均带过流、过压保护）。
2 平台系统功能介绍
核心板系统功能介绍
本节将重点介绍EP2C35核心板上所有的组成模块及其电路原理。用户根据自己的FPGA开发平台所选用的不同的核心板参考以下不同的核心板的说明。
EP2C35核心板
图2-1是EP2C35核心板的模块布局图，表2-1是对应的组成部分及其功能的简单描述。
5
SOPC-NIOSII EDA/SOPC System Platform 用户使用手册
图2-1 SOPC-NIOSII-EP1C12布局图
序 号 U1 名 称 功 能 描 述 CycloneII FPGA 主芯片EP2C35F484C8 存 储 单 元 U6 U3 U8，U9 U4 U5 EPCS4 NOR FLASH SRAM SDRAM NAND FLASH 4 Mbits主动串行配置器件 8 Mbytes线性Flash存储器 两片组成1 Mbytes，即256K×32bits 32Mbytes SDRAM (16M×16bits) 64Mbytes非线性Flash存储器 接 口 资 源 出了板上固定连接的IO引脚，还有多达180个JP1-JP3 扩展接口 左右的用户自定义IO口通过不同的接插件引出，供用户进行二次开发 供用户下载FPGA代码，实时调试Nios II CPU，JP4 JTAG调试接口 以及运行Quartus II提供的嵌入式逻辑分析仪SignalTap II等 JP5 AS编程接口 待用户调试FPGA成功后，可通过该接口将FPGA配置代码下载到配置器件中 人 机 交 互 BT1-BT4 自定义按键 4个用户自定义按键，用于简单电平输入，该信号直接与FPGA的IO相连 该按键在调试Nios II CPU时，可以作为复位信号，当然也可以由用户自定义为其它功能输入 4个用户自定义LED，用于简单状态指示，LED均由FPGA的IO直接驱动 静态七段码LED，用于简单数字、字符显示，直接由FPGA的IO驱动 时 钟 输 入 6
RESET 复位按键 LED1-LED4 自定义LED 7SEG-LED 七段码LED SOPC-NIOSII EDA/SOPC System Platform 用户使用手册
高精度50MHz时钟源，用户可以用FPGA内部PLL或分频器来得到其它频率的时钟 电 源 J1 U2 直流电源输入 电源管理 直流电源适配器插座，适配器要求为+5V/1A 负责提供板上所需的3.3V和1.2V电压 U7 晶振 表2-1 系统组成部分及其功能描述
下面对EP2C35核心板上的各个模块及其与FPGA硬件的连接逐一作详细说明。
CycloneII FPGA器件（U1）
Altera公司发布的第二代Cyclone FPGA，与第一代相比，加入了硬件乘法器，同时内部存储单元数量也得到了进一步的提升，EP2C35核心板上采用的FPGA是Altera公司CycloneII系列芯片EP2C35F484C8。下面介绍EP2C35核心板的有关特性。表2-2列出了EP2C35的有关资源特性，更详细的特性请参阅其数据手册。
表2-2 EP2C35F484C8资源列表
特性 逻辑单元LEs M4K Memory Blocks 所有RAM Bits 18×18硬件乘法器 PLLs 用户可用I/O EP2C35 33，216 105 483，840 35 4 322
7
基本串行主动配置器件 EPCS4 SOPC-NIOSII EDA/SOPC System Platform 用户使用手册
图2-2 EP2C35F484C8芯片管脚示意图
如图2-2所示BGA封装的FPGA（EP2C35）的管脚名称用行、列合在一起来表示。行用英文字母表示，列用数字来表示。通过行列的组合来确定是哪一个管脚。如A2表示A行2列的管脚。F3表示F行3列的管脚。
开发板上提供了两种途径来配置FPGA：
? 使用Quartus II软件，配合下载电缆从JTAG接口下载FPGA所需的配
置数据，完成对FPGA的配置。这种方式主要用来调试FPGA或Nios II CPU，多在产品开发初期使用。
? 使用Quartus II软件，配合下载电缆，通过AS接口对FPGA配置器件
进行编程，在开发板下次上电的时候，会完成对FPGA的自动配置。这种模式主要用来产品定型后，完成对FPGA代码的固化，以便产品能够独立工作。
核心芯片的JTAG接口电路和AS接口电路的一些具体的参数将在后面介绍。
NOR Flash（U3）
核心板上提供了1片容量为8Mbytes（8M×8bits）NOR Flash存储器—————AM29LV065D，在FPGA器件上实现的NIOS/NOISII嵌入式处理器可以使用FLASH存储器作为通用只读存储器和非易失性存储器，用户可以将基于NIOS/NIOSII处理器的应用程序通过编程器写入到该FLASH中，在程序运行前，将FLASH中的代码复制到其它速度更快的易失性存储器中（如SRAM、SDRAM等），然后运行。该芯片支持3.0～3.6V单电压供电情况下的读、写、擦除以及编程操作，访问时间可以达到90ns。
8
