寂寞安抚才可能对输入信号的相位和反馈信号的相位进行比较从而调整反馈信号的相位，在两次相位调整的时间间隔内，反馈信号的相位相对于输入信号的相位是变化的，即数字环位同步器提取的位同步信号的相位是抖动的，即使输入信号无噪声也是如此。
开 始求平均值Nd初始化LOOPLOOPLOOP1?No/2是?Nd??No/2?1??N/2?1?o m=16,IE1=0 置8254B2工作方式,计数常数,P1.7=0否否Nc?1No?Nd2IE1=1?是 P1.7=1读8254B2读数大于N0?否 累加运算累加了m次?是是 置8254B0和8254B1工作方式,计数常数P1.4口输出一个正脉冲否LOOP
图5-6 锁相环程序流程
显然，收发时钟频率稳定度越高，数字环的固有频差就越小，提取的位同步信号的相位抖动范围越小。反之，对同步信号的相位抖动要求越严格，则收发时钟的频率稳定度也应越高。
位同步信号抖动范围还与数字位同步器输入信号的连“1”或“0”个数有关，连“1”或“0”个数越多，两次相位调整之间的时间间隔越长，位同步信号的相位抖动越大。 对于NRZ码来说，允许其连“1”、连“0”的个数决定于数字环的同步保持时间tc。tc与收发时钟频率稳定度?、码速率RB、允许的同步误差最大值2??的关系为： tC =η/（2RBε）
tC的定义是：位同步器输入信号断开后，收发位同步信号相位误差不超过2??的时间。 关于数字环位同步器的工作原理，可参考文献[3]、[4]、[5]。
用模拟环位同步器或模数环位同步器提取的位同步信号的相位抖动与固有频差无关，但随信息码连“1”、连“0”的个数增多而增大。
四、 实验步骤
·30·
本实验使用数字信源单元和位同步单元。
1、熟悉位同步单元工作原理。将数字信源单元的NRZ-OUT用信号连线连接到位同步单元的S-IN点，接通实验箱电源。调整信源模块的K1、K2、K3开关，使NRZ-OUT的连“0”和连“1”个数较少。
2、观察数字环的锁定状态和失锁状态。
将示波器的两个探头分别接数字信源单元的NRZ-OUT和位同步单元的BS-OUT，调节位同步单元上的可变电容C2，观察数字环的锁定状态和失锁状态。锁定时BS-OUT信号上升沿位于NRZ-OUT信号的码元中间且在很小范围内抖动；失锁时，BS-OUT的相位抖动很大，可能超出一个码元宽度范围，变得模糊混乱。
3、观察位同步信号抖动范围与位同步器输入信号连“1”或连“0”个数的关系。
调节可变电容使环路锁定且BS-OUT信号相位抖动范围最小（即固有频差最小），增大NRZ-OUT信号的连“0”或连“1”个数，观察BS-OUT信号的相位抖动变化情况。 4、观察位同步器的快速捕捉现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。
先使BS-OUT信号的相位抖动最小，按一下复位键，观察NRZ-OUT与BS-OUT信号的之间的相位关系变化快慢情况，再按一下复位键，观察快速捕捉现象（位同步信号BS-OUT的相位一步调整到位）。再微调位同步单元的可变电容C2（即增大固有频差）当BS-OUT相位抖动增大时按一下复位键，观察NRZ-OUT信号与BS-OUT信号的相位关变化快慢情况并与固有频差最小时进行定性比较。
五、 实验报告要求
1、数字环位同步器输入NRZ码连“1”或连“0”个数增加时，提取的位同步信号相位抖动增大，试解释此现象。
2、设数字环固有频差为Δf，允许同步信号相位抖动范围为码元宽度TS的η倍，求同步保持时间tC及允许输入的NRZ码的连“1”或“0”个数最大值。
3、数字环同步器的同步抖动范围随固有频差增大而增大，试解释此现象。
4、若将AMI码或HDB3码整流后作为数字环位同步器的输入信号，能否提取出位同步信号？为什么？对这两种码的信息代码中连“1”个数有无限制？对AMI码的信息代码中连“0”个数有无限制？对HDB3码的信息代码中连“0”个数有无限制？为什么？
5、试提出一种新的环路滤波器算法，使环路具有更好的抗噪能力。
6、试解释本实验使用的数字锁相环快速捕捉机理，并与超前滞后型数字环进行比较。
·31·
实验六 帧同步
一、实验目的
1. 掌握巴克码识别原理。 2. 掌握同步保护原理。
3. 掌握假同步、漏同步、捕捉态、维持态概念。
二、实验内容
1. 观察帧同步码无错误时帧同步器的维持态。
2. 观察帧同步码有一位错误时帧同步器的维持态和捕捉态。
3. 观察同步器的假同步现象和同步保护作用。
三、基本原理
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步识别码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块的原理框图如图6-1所示，电原理图如图6-2所示（见附录），其内部只使用+5V电压。 本模块有以下测试点及输入输出点： ? S-IN 数字基带信号输入点（2个） ? BS-IN 位同步信号输入点（2个） ? GAL 巴克码识别器输出信号测试点 ? ÷24 24分频器输出信号测试点 ? TH 判决门限电平测试点 ? FS 帧同步信号测试点
图6-1中各单元与电路板上元器件的对应关系如下： ? ÷24分频器 U60、U61：计数器4017；U58:C、U58:E：或门4071 ? 移位寄存器 U50、U51：四位移位寄存器74175 ? 相加器 U52：可编程逻辑器件GAL20V8 ? 判决器 U53：可编程逻辑器件GAL20V8 ? 单稳 U59：单稳态触发器4528 ? 与门1 U56:A：与门7408 ? 与门2 U56:C：与门4708 ·32·
? 与门3 ? 与门4 ? 或门 ? ÷3分频器
? 触发器
BS-IN U56:D：与门7408 U56:B：与门7408 U58:A：或门4071 U54：计数器4017 U55：JK触发器4027
÷24÷24单稳FS-OUT与门3与门4或 门S-IN移 位寄存器相加器VC判决器GAL与门1 S 触 Q与门2 发÷3置零 R 器 QTH
图6-1 帧同步模块原理框图
从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图6-1中的其余部分完成同步保护功能。
移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的Q1、Q2、Q3、Q4及U51的Q2、Q3、Q4都为1，它们输入到相加器U52的数据输入端D0~D6，U52的输出端Y0、Y1、Y2都为1，表示输入端为7个1。若Y2Y1Y0=100时，表示输入端有4个1，依此类推，Y2Y1Y0的不同状态表示了U52输入端为1的个数。判决器U53有6个输入端。IN2、IN1、IN0分别与U52的Y2、Y1、Y0相连，L2、L1、L0与判决门限控制电压相连，L2、L1已设置为1，而L0由同步保护部分控制，可能为1也可能为0。在帧同步模块电路中有三个发光二极管指示灯P1、P2、P3与判决门限控制电压相对应，即从左到右与L2、L1、L0一一对应，灯亮对应1，灯熄对应0。判决电平测试点TH就是L0信号，它与最右边的指示灯P3状态相对应。当L2L1L0=111时门限为7，三个灯全亮，TH为高电平；当L2L1L0=110时门限为6，P1和P2亮，而P3熄，TH为低电平。当U52输入端为1的个数（即U53的IN2IN1IN0） 大于或等于判决门限于L2L1L0，识别器就会输出一个脉冲信号。
·33·
当基带信号里的帧同步码无错误时（七位全对），把位同步信号和数字基带信号输入给移位寄存器，识别器就会有帧同步识别信号GAL输出，各种信号波形及时序关系如图6-3所示，GAL信号的上升沿与最后一位帧同步码的结束时刻对齐。图中还给出了÷24信号及帧同步器最终输出的帧同步信号FS-OUT，FS-OUT的上升沿稍迟后于GAL的上升沿。
S-INGAL÷24FS-OUT
图6-3 帧同步器信号波形
÷24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期相同（因为一帧24位是确定的），但其相位不一定符合要求。当识别器输出一个GAL脉冲信号时（即捕获到一组正确的帧同步码），在GAL信号和同步保护器的作用下，÷24电路置零，从而使输出的÷24信号下降沿与GAL信号的上升沿对齐。÷24信号再送给后级的单稳电路，单稳设置为下降沿触发，其输出信号的上升沿比÷24信号的下降沿稍有延迟。 同步器最终输出的帧同步信号FS是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。
电路中同步保护器的作用是减小假同步和漏同步。
当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，识别器没有输出（即输出为0），与门1关闭、与门2打开，单稳输出信号通过与门2后输入到÷3电路，÷3电路的输出信号使状态触发器置“0”，从而关闭与门3，同步器无输出信号，此时Q的高电平把判决器的门限置为7（P3灯亮）、且关闭或门、打开与门1，同步器处于捕捉态。只要识别器输出一个GAL信号（因为判决门限比较高，这个GAL信号是正确的帧同步信号的概率很高），与门4就可以输出一个置零脉冲使÷24分频器置零，÷24分频器输出与GAL信号同频同相的的周期信号（见图6-3）。识别器输出的GAL脉冲信号通过与门1后使状态触发器置“1”，从而打开与门3，输出帧同步信号FS-OUT，同时使判决器门限降为6（P3灯熄）、打开或门、同步器进入维持状态。在维持状态下，因为判决门限较低，故识别器的漏识别概率减小，假识别概率增加。但假识别信号与单稳输出信号不同步，故与门1、与门4不输出假识别信号，从而使假识别信号不影响÷24电路的工作状态，与门3输出的仍是正确的帧同步信号。实验中可根据判决门限指示灯P3判断同步器处于何种状态，P3亮为捕捉态，P3熄为同步态。
在维持状态下，识别器也可能出现漏识别。但由于漏识别概率比较小，连续几帧出现漏识别的概率更小。只要识别器不连续出现三次漏识别，则÷3电路不输出脉冲信号，维持状态保持不变。若识别器连续出现三次漏识别，则÷3电路输出一个脉冲信号，使
·34·
