100MHz等精度频率计设计基于VerilogHDL

loading 分享 2026-8-26 下载文档

WORD完美格式

原理图:

原理图仿真: 频率:

占空比:

相位差:

技术资料 专业整理

WORD完美格式

mySZQLJ :下载用的顶层文件 test :仿真用的顶层文件

KEY :按键模块,用于按键消抖

DFF1 :D触发器,用于等待被测信号上升沿 PL :用于产生测试信号

LPM_PLL :用LPM生成的锁相环,用于倍频 couter32 :32位计数器

process :用于选择数据输出及数据计算 MUX :4选1选择器,选择输出计数器的值 SMG :驱动4个7段数码管

mySZPLJ 顶层文件

KEY模块

加入按键模块是为了防止按键抖动,同时实现TOGGLE,即按一下开始计数,再按一下计数结束。

技术资料 专业整理

WORD完美格式

DFF1模块

DFF1模块可以让使能信号和基准信号,被测信号等同上升沿,提高精准度。

技术资料 专业整理

WORD完美格式

PL模块

PL模块输入100MHz信号,通过程序转换,输出用于测试用的各个信号。

技术资料 专业整理


100MHz等精度频率计设计基于VerilogHDL.doc 将本文的Word文档下载到电脑
搜索更多关于: 100MHz等精度频率计设计基于VerilogHDL 的文档
相关推荐
相关阅读