loading
89c51引脚图及功能
89C51是一种带4K字节闪烁可编程可擦除只读存储器( FPEROM — Falsh Programmable and
Erasable Read Only Memory )的低电压，高性能 CMOS8位微处理器，俗称单片机。 2K字节闪烁可编程可擦除只读存储器的单片机。
单片机的可擦除只读存储器可以反复擦除
89C2051是一种带 100次。该器件
采用ATMEL高密度非易失存储器制造技术制造，与工业标准的 将多功能8位CPU和闪烁存储器组合在单个芯片中，
MCS-51指令集和输出管脚相兼容。由于
ATMEL的89C51是一种高效微控制器，89C2051
是它的一种精简版本。89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
P1. 0 C 1 Fl. 1 匚 P1. 2 C P1. 3 E PI 4 r Pl. 5 匚 PI e [ Pl. 7 C RESET' C g RKE/P3 0 L g Txc/pa. i r 2 C 10 TwTI/PS. 3 E it T0/P3.4 C T1/P3. 12 S 匚 - 6 匚 14 M/P3. 7 [ 15 XTAL2 C 16 XTAL1 C PDIF 17 Vss C 诒 13 40 ]Vcc 詢 ]PO, 0/1D0 38 J PO. 1/AB1 3? ]PO. 2/1D2 38 ]PO. 3/AD3 35 1 PO, 4/AB4 $4 ]FO. 5/AD5 萌 ]PO. 6/ADS 32 J PO, 7/AD7
J EA/Vpp 31 ]ALE/PEOt 30 ]PSEN
Z3 J P2. T/AD1 5 23 1 P2.6/ADL4 27 1 F2. 5/AD13
2& ]P2. 4/AB1 2
25 24 23 22 21 J P2. 3/AD11 ]P2. 2/AD1C 1 PN 1/AD9 ]P5. 0/AD3 1 .主要特性： 与MCS-51 兼容
4K字节可编程闪烁存储器
寿命：1000写/擦循环 数据保留时间：10年 全静态工作：0HZ-24HZ 三级程序存储器锁定 128*8位内部 RAM
32可编程I/O线 两个16位定时器/计数器 5个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振荡器和时钟电路
2 ?管脚说明： VCC :供电电压。 GND :接地。
P0 口： P0 口为一个8位漏级开路双向I/O 口，每脚可吸收 8TTL门电流。当P1 口的管脚第一 次写1
时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据
/地址的第八位。
在FIASH编程时，P0 口作为原码输入口，当 FIASH进行校验时，P0输出原码，此时P0外部必须被拉
高。
P1 口： P1 口是一个内部提供上拉电阻的
8位双向I/O 口，P1 口缓冲器能接收输出 4TTL门电
P1 口被外部下拉为低电平时，将输出电流，这
流。P1 口管脚写入1后，被内部上拉为高，可用作输入，
是由于内部上拉的缘故。在
FLASH编程和校验时，P1 口作为第八位地址接收。
P2 口： P2 口为一个内部上拉电阻的 8位双向I/O 口，P2 口缓冲器可接收，输出 4个TTL门电 流，
当P2 口被写“1时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时， 部拉低，将输出电流。这是由于内部上拉的缘故。 器进行存取时，P2 口输出地址的高八位。在给出地址
P2 口的管脚被外
P2 口当用于外部程序存储器或 16位地址外部数据存储
“1时，它利用内部上拉优势，当对外部八位地址数
P2 口在FLASH编程和校验时接收高八位地
据存储器进行读写时，P2 口输出其特殊功能寄存器的内容。
址信号和控制信号。
P3 口： P3 口管脚是8个带内部上拉电阻的双向I/O 口，可接收输出4个TTL门电流。当P3 口写入“1后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，
电流（ILL ）这是由于上拉的缘故。
P3 口也可作为AT89C51的一些特殊功能口，如下表所示：
口管脚备选功能 P3.0 RXD （串行输入口） P3.1 TXD （串行输出口） P3.2 /INT0 （夕卜部中断 0） P3.3 /INT1 （外部中断1） P3.4 T0 （记时器0外部输入） P3.5 T1 （记时器1外部输入）
P3.6 /WR （外部数据存储器写选通） P3.7 /RD （外部数据存储器读选通）
P3 口同时为闪烁编程和编程校验接收一些控制信号。
RST :复位输入。当振荡器复位器件时，要保持
RST脚两个机器周期的高电平时间。
P3 口将输出
ALE/PROG :当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在
FLASH编程期间，此引脚用于输入编程脉冲。在平时，
ALE端以不变的频率周期输出正脉冲信号，此频率
为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数 据存储器时，将跳过一个 ALE脉冲。如想禁止 ALE的输出可在SFR8EH地址上置0。此时，ALE只有 在执行MOVX ,
MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态
ALE禁止，置位无效。
/PSEN :外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次
有效。但在访问外部数据存储器时，这两次有效的
/PSEN信号将不出现。
/PSEN
/EA/VPP :当/EA保持低电平时，则在此期间外部程序存储器( 0000H- FFFFH )，不管是否有 内部程序
存储器。注意加密方式
1时，/EA将内部锁定为RESET ;当/EA端保持高电平时，此间内部程序
12V编程电源(VPP )。
存储器。在FLASH编程期间，此引脚也用于施加
XTAL1 :反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2 :来自反向振荡器的输出。
3 ?振荡器特性：
XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶
振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，
XTAL2应不接。有余输入至内部时钟信号要通过
一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。
4 .芯片擦除：
整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持
电平10ms来完成。在芯片擦操作中，代码阵列全被写
ALE管脚处于低
“1且在任何非空存储字节被重复编程以前，该操作
必须被执行。
此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉
电模式。在闲置模式下， CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电 模式下，
保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。
5.结构特点： 8 位 CPU ;
片内振荡器和时钟电路；
32根I/O线；
外部存贮器寻址范围 ROM、RAM64K ;
2个16位的定时器/计数器； 5个中断源，两个中断优先级；
全双工串行口；
布尔处理器；
（专业文档是经验性极强的领域， 无法思考和涵盖全面, 络，供参考。可复制、编制，期待你的好评与关注）
素材和资料部分来自网