loading当CR=1、LD=1时，只要TT·TP=0，即两个使能端中有0时，则计数器保持原来状态不变。 4）计数
当CR=1、LD=1时，只要TT·TP=1，在CP脉冲的上升沿作用下，计数器进行二进制加法计数。当计到Q3Q2Q1Q0为1111时，C0变为1，C0=1的时间是从Q3Q2Q1Q0为1111时起到Q3Q2Q1Q0的状态变化时止。
表5-6 74LS161功能表
输 入 输 出 D3 × d3 × × × D2 × d2 × × × D1 × d1 × × × D0 × d0 × × × Q3 Q2 Q1 Q0 0 0 0 0 d3 d2 d1 d0 保持 保持 当计到1111时C０＝1 CR 0 1 1 1 1 LD × 0 1 1 1 TT × × 0 × 1 TP × × × 0 1 CP × ↑ × × ↑ 功能说明 异步清零 同步置数 保持 计数 （2）4位二进制同步加法计数器74LS163
74LS163具有同步清零功能。当CR=0时，在CP脉冲的上升沿到来时，Q3Q2Q1Q0=0000，即同步清零。进位输出端C0当计到15（1111）时，产生进位输出，其他时刻为0，其余功能与74LS161相
同。
综上所述，74LS161、74LS163均是同步预置4位计数器，外形及引脚也相同，所不同的是74LS161是异步清零，74LS163是同步清零。
2．集成十进制计数器
（1）8421BCD码同步加法计数器74LS160
74LS160是前面介绍的二进制同步加法计数器74LS161的姐妹电路，除了计数为十进制外，其他
功能都与74LS161一样，其逻辑图和引脚图与74LS161相同，这里不再给出。其功能表如表5-7所示。
表5-7 74LS160功能表
输 入 输 出 D3 × d3 × × × D2 × d2 × × × D1 × d1 × × × D0 × d0 × × × Q3 Q2 Q1 Q0 0 0 0 0 d3 d2 d1 d0 保持 保持 十进制计数 CR 0 1 1 1 1
LD × 0 1 1 1 TT × × 0 × 1 TP × × × 0 1 CP × ↑ × × ↑ 功能说明 异步清零 同步置数 保持 计数 （2）二-五-十进制异步加法计数器74LS290（74290、74LS90）
74LS290分别实现二进制、五进制和十进制计数，具有清零、置数和计数功能。其逻辑符号如图5-21所示。功能表见表5-8所示。
13
（12） CTR R0（1） ＆ （13） CT=0 R0（2） R9（1）（ 1） （3） R9（2） ＆ Z3
CPA CPB 74 LS290 R9（1） R9（2） R0（1） R0（2） QA QB QC QD D1V2 （9） QCPA （10） + A
－3 CT=1 （5） QB
D1V5 0 （11） （4） QC
CPB + CT －3 CT=4 2 （8） QD
（a） （b）
图5-21 74LS290的逻辑符号 （a）国标符号 （b）常用符号
表5-8 74LS290的功能表
输 入 R0（1） 1 1 × × 0 0 × 1）异步置9
当R9（1）=R9（2）=1时，电路输出QDQCQBQA=1001。可利用置9功能进行功能扩展。 2）异步清零
当R9（1）·R9（2）=0时，若R0（1）·R0（2）=1，则电路输出全部为0。 3）计数
当R9（1）·R9（2）=0，且R0（1）=R0（2）=0时，电路为计数状态。计数方式有三种： 二进制计数，CPA为二进制计数脉冲输入端，QA为二进制计数状态输出端。
五进制计数，CPB为五进制计数脉冲输入端，QD、QC、QB为五进制计数脉冲输出端。
十进制计数，分两种情况，若计数脉冲从CPA端输入，将QA与CPB端相连接，输出按8421码的顺序计数，从高位到低位依次是QD、QC、QB、QA。当计数脉冲从CPB端输入时，将QD与CPA端相连接，输出按5421码的顺序计数，从高位到低位依次是QA、QB、QC、QD。构成这两种十进制的新国标逻辑电路连接如图5-22所示。
R0（2） 1 1 × 0 × × 0 R9（1） 0 × 1 × 0 × 0 R9（2） × 0 1 0 × 0 × QD 0 0 1 输 出 QC 0 0 0 计 数 QB 0 0 0 QA 0 0 1 功能说明如下：
14
R0（1） R0（2） R9（1） R9（2） CPA ＆ CTR CT=0 Z3
QA QB
R0（1） R0（2） R9（1） R9（2） CPA ＆ CTR CT=0 Z3 ＆ ＆ CPB
D1V2 + －3 CT=1 D1V5 0 + CT －3 CT=4 2
QC QD
CPB D1V2 + －3 CT=1 D1V5 0 + CT －3 CT=4 2 QA QB QC QD
（a） （b） 图5-22 74LS290构成十进制计数器
（a）8421BCD十进制计数器 （b）5421BCD十进制计数器
（3）十进制同步加/减计数器CC40192
CC40192是CMOS器件，是四位同步双时钟可逆计数器，既可实现加计数，又可实现减计数。逻
辑符号及功能表如图5-23及表5-9所示。
CTRDIV 10 CR （14） CT=0 （12） （5） QC 1CT=9 2+/G1 CP+ （4） 1－/G2 CP－ （13） Q2CT=0 B （11） G3 LD D0 （15） D1 （1） D2 （10） D（9） 3
QB QC Q3 Q2 Q1 Q0 CP＋ CP－ CC40192 3D 〔1〕 〔2〕 （6） Q2
〔4〕 （7） Q3
（（b） 〔8〕 a） 图5-23 同步十进制可逆计数器CC40192逻辑符号
（a）国标符号 （b）常用符号
（3） Q0
（2） Q1
CR LD D3 D2 D1 D0 表5-9 CC40192功能表
输 入 CR 1 0 0 0 0 0 0 输 出 D2 × d2 × × × × × D1 × d1 × × × × × D0 × d0 × × × × × Q3 Q2 Q1 Q0 0 0 0 0 d3 d2 d1 d0 保持 加计数 1 0 0 1 减计数 0 0 0 0 QC 1 1 0 1 1 QB 1 1 1 1 0 LD × 0 1 1 1 1 1 CP＋ × × 1 ↑ 0 1 1 CP－ × × 1 1 1 ↑ 0 D3 × d3 × × × × × 功能说明如下： 1）异步清零
当CR=1时，不论其它他输入如何，输出Q3Q2Q1Q0为0000。 2）异步并行置数
15
在CR=0条件下，若LD=0，可将要预置的数据并行送到输出端，即Q3Q2Q1Q0=d3d2d1d0。 3）保持
当CR=0、LD=1、CP＋=CP－=1时，输出保持原状态不变。 4）加计数
当CR=0、LD=1、CP－=1时，在CP＋上升沿作用下对CP＋进行加计数。 5）减计数
当CR=0、LD=1、CP＋=1时，在CP－上升沿作用下对CP－进行减计数。 6）进位、借位
进、借位输出平时均为1。在进行加计数时，当Q3Q2Q1Q0计到1001时，要等到CP＋由高电平回到低电平时QC才输出进位负脉冲；在进行减计数时，借位信号也和加计数的进位信号有相同的特性。根据时序图（略）可知，进位负脉冲QC的上升沿可作为高位计数器的CP＋信号，借位信号QB的上升沿可作为高位计数器的CP－信号。
2．集成计数器的应用 （1）计数器的级联
计数器的级联是将多个集成计数器连接起来，以获得计数容量更大的计数器。两个模N计数器级联，可实现N×N的计数器。
计数器的级联一般用低位片的进位/借位输出端和高位片的使能端或时钟端相连来实现的。根据集成计数器进位/借位输出信号的类型，计数器有下列两种常用的级联方式。
1）同步级联
图5-24是用两片4位二进制加法计数器74LS161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。两芯片共用外部时钟脉冲和清零信号。由于低位片的TT=TP=1，所以总是工作在计数状态。而高位片的TT、TP接低位片的进位输出端CO。所以，只有当低位片计数到最大值1111时，CO=1，使高位片的TT=TP=1，满足计数条件，在下一个计数脉冲到来时，低位片回零，高位片加1，实现了进位。由于两芯片共用外部时钟，在需要翻转时，两片同时翻转，所以称同步级联。
Q7 Q6 Q5 Q4
Q1 Q0 LS161Q4 Q3 Q2 Q1
1 C0 Q3 Q2 74 TT TP CP C0 Q3 Q2 74 Q1 Q0 LS161TT TP CP
图5-24 74LS161同步级联组成8位二进制加法计数器
1 （2）CR LD D3 D2 D1 D0 × × × × 1 （1）CR LD D3 D2 D1 D0 × × × × 2）异步级联
用两片二-五-十进制异步加法计数器74LS290采用异步级联方式组成的2位8421BCD码十进制计数器如图5-25所示，模为10×10=100。图中的两片74LS290都接成8421BCD码十进制计数器（Q0接到CPB）。由于74LS290没有进位信号，且为CP下降沿计数，所以选低位片的Q3作进位信号，与高位片的CPA端相连。当低位片的计数值由1001回到0000时，Q3由1变为0，发一个进位脉冲下降沿给高位片的CPA端，实现进位。由于两芯片的时钟信号不统一，属异步级联
16