译码器等常用组合IC的应用

1 1 1 1 1 1 1 1 1 × 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 × 0 0 0 0 1 1 1 1 × 0 0 1 1 0 0 1 1 × 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 5.设计基于74HC138的全加器电路，仿真验证并说明其工作原理。 (1)真值表:

C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 L 0 0 0 1 0 1 1 1 M M0 M1 M2 M3 M4 M5 M6 M7 (2)函数表达式：F=M1+M2+M4+M7

C=M7+M6+M5+M3

6．能否利用3:8译码器实现三变量组合逻辑函数中的一致电路、不一致电路、多数表决电路？如何实现。 (1)一致电路图:

(2)不一致电路图:

(3)多数表决电路（以少数服从多数的原则） 真值表（0表示反对，1表示赞成）:

C 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 S 0 0 0 1 0 1 1 1 M M0 M1 M2 M3 M4 M5 M6 M7 函数表达式：F=M3+M5+M6+M7

7．自拟电路，验证8:3译码器74148的逻辑功能，并填写相应功能表。

功能表

—E1 1 0 0 0 0 0 Y7 × 0 1 1 1 1 Y6 × × 0 1 1 1 Y5 × × × 0 1 1 Y4 × × Y3 × × Y2 × × × × × × Y1 × × × × × × Y0 × × × × × × A2 1 0 0 0 0 1 A1 1 0 0 1 1 0 A0 1 0 1 0 1 0 GS 1 0 0 0 0 0 E0 1 1 1 1 1 1 × × × 0 1 × × 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 × 0 1 1 × × 0 1 1 1 1 1 0 1 1 1 1 0 1 1 0 0 0 1 1 1 1 0

8．自拟电路，验证BCD译码器74147的逻辑功能，并填写相应功能表。

Y8 0 1 1 1 1 1 1 1 1 1

Y7 × 0 1 1 1 1 1 1 1 1 Y6 × × 0 1 1 1 1 1 1 1 Y5 × × × 0 1 1 1 1 1 1 Y4 × × × × 0 1 1 1 1 1 Y3 × × × × × 0 1 1 1 1 Y2 × × × × × × 0 1 1 1 Y1 × × × × × × × 0 1 1 Y0 × × × × × × × × 0 1 Q3 0 0 1 1 1 1 1 1 1 1 Q2 1 1 0 0 0 0 1 1 1 1 Q1 1 1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 0 1 9．自拟电路，验证共阴数码管译码器7448或74248的逻辑功能，并填写相应功能表。

10．自拟电路，验证共阳数码管译码器7447或74247的逻辑功能，并填写相应功能表。