loading
数字逻辑实验报告
实验 三
实验名称：译码器等常用组合IC的应用 专业班级： _ 学 号： ____ _ __ 姓 名： ____ __ _ __ 实验时间： 指导老师： ___ _
实验三 译码器等常用组合IC的应用
一、实验目的
1．掌握2:4、3:8译码器的基本原理与用法。 2．掌握常用数据编码器的基本原理与用法
3．掌握共阴极和共阳极数码管的工作原理及相应七段显示译码器的用法 (其中2、3为选做内容) 二、实验要求
1．在Proteus仿真环境下设计基于2:4译码器的半加器电路和基于3:8译码器的全加器电路。
2．用一片74139实现3:8译码器的功能。 3．验证基于74148的8:3编码器的逻辑功能。 4．验证基于74147的BCD编码器的逻辑功能
5．验证共阴极数码管译码器7448或74248的逻辑功能及相应数码管驱动显示。或者验证共阳极数码管译码器7447或74247的逻辑功能及相应数码管驱动显示。 三．实验内容、实施方案与结果分析
1．在Proteus ISIS环境下，选用双2:4译码器74HC139，用其中之一的2:4译码器，在其3个输入端连接LOGICSTATE，在其4个输出端连接LOGICPROBE，通过仿真验证2:4译码器功能，并根据仿真数据填写其功能表。
2:4译码器74HC139逻辑功能表 输入 输出 A × 0 1 E B × 0 0 Y3 1 1 1 Y2 1 1 1 Y1 1 1 0 Y0 1 0 1 1 0 0 0 0 1 1 0 1 1 0 0 1 1 1 1 1 2．设计基于74HC139的半加器电路，仿真验证并说明其工作原理。
原理：E=0为加法，S为本位和，C为进位。
3．将一片74HC139的两个2:4译码器通过辅助门电路连接成一个3:8译码器，仿真验证并说明其工作原理。
真值表( Mi 均为最小项)： C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 M M0 M1 M2 M3 M4 M5 M6 M7 由真值表可知：A、B的前四项与只用一个芯片的值相同，后四项也相同，C的前四项与后四项相反。
4．在Proteus ISIS环境下，选用3:8译码器74HC138，在其6个输入端连接LOGICSTATE，在其8个输出端连接LOGICPROBE，通过仿真验证3:8译码器功能，并根据仿真数据填写其功能表。
3:8译码器74HC138逻辑功能表 输 入 输 出 E3 0 1 E2 × 1 E1 × × A2 × × A1 × × A0 × × Y7 1 1 Y6 1 1 Y5 1 1 Y4 1 1 Y3 1 1 Y2 1 1 Y1 1 1 Y0 1 1