loading实验一、二
数字逻辑实验报告
Quartus II软件的基本操作 及三态门与OC门的设计与仿真
专业班级 学 号 姓 名
2014年5月5日
第 1 页 共 1 页
实验一、二
一、实验目的
1、熟悉Quartus II软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）
2、用逻辑图和VHDL语言设计一个异或门。
3、用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
4、用逻辑图和VHDL语言设计一个OC门（集电极开路门）。 二、实验原理 1、异或门的设计 （1）电路原理图
（2）真值表
A 0 0 1 1 2、三态门的设计 （1）电路原理图
B 0 1 0 1 OUT 0 1 1 0 第 2 页 共 2 页
实验一、二
（2）真值表
EN 0 0 1 1 3、OC门的设计 （1）电路原理图
A 0 1 0 1 OUT Hi-Z Hi-Z 0 0
（2）真值表
A 0 1
三、实验仿真及波形分析 1、异或门
B 0 Hi-Z 第 3 页 共 3 页
实验一、二
（1）波形仿真图
（2）波形分析
对应真值表异或门相同输入时输出为0、异种输入输出为1； 对应波形图异或门当A、B输入同为高电平或低电平时输出为低电平，当A、B输入一个为高电平另一个为低电平时输出为高电平。上图所示仿真波形图完全吻合。 2、三态门 （1）波形仿真图
（2）波形分析
当Enable=1时，选通，其输入直接送到输出；
第 4 页 共 4 页
实验一、二
若Enable=0，缓冲器被阻止，无论输入什么值，输出的总是高阻态，用Z表示。高阻态能使电流降到足够低，以致于类似缓冲器的输出没有与任何东东相连。 3、OC门 （1）仿真波形图
（2）波形分析
四、实验感想
此次实验的主要任务是设计异或门、三态门及OC门，用逻辑电路图来实现，用仿真波形图来验证结果。实验过程中由于对QuartusII软件的不熟悉出现了几次错误，在助教老师的帮助下才顺利完成实验。经过本次试验，对QuartusII软件的基本操作已经掌握，希望能为接下来的实验打好基础。
第 5 页 共 5 页