loading二基于ARM的硬件设计
S3C44B0片上资源：??ARM7TDMI核、工作频率66MHz；??8KB Cache，外部存储器控制器；??LCD控制器；??4个DMA通道；
??2通道UART、1个多主I2C总线控制器、??5通道PWM定时器及一个内部定时器；??71个通用I/O口；??8个外部中断源；??8通道10位ADC；??实时时钟等。
16
个IIS总线控制器；
1二基于ARM的硬件设计
S3C44B0存储系统：??
存储系统设计
?支持数据存储的大/小端选择；?地址空间：支持8个存储体访问；
?对所有存储体的访问宽度均可改变（8／16／32位）；
?7个存储体的起始地址固定，1个存储体的起始地址可变。
17
二基于ARM的硬件设计
S3C44B0存储系统分区：18
二基于ARM的硬件设计
JX44B0教学系统的地址分配：地址区间
0x00000000~0x0003ffff0x04000000~0x0400000f0x06000000~0x060000010x0C000000~0x0C7fffff0x02000000~0x02000006
用途
数据宽度16bit16bit8 bit16bit8 bit8/168 bit
读/写属性R/WR/WR/WR/WR/WR/WR/W
nGCS0: FLASH存储器nGCS2:网络接口芯片nGCS3:USB接口芯片nGCS6:SDRAM存储器nGCS1:扩展后用作数码管、键盘及LED的控制等
nGCS4:扩展后用作CF卡及IDE接口的控制nGCS5:通过扩展，用作并口控制寄存器
19
0x08000000~0x080e000f
0x0a000000~0x0a000006
二基于ARM的硬件设计
电源电路设计：??多电源系统：5V、3.3V、2.5V、1.8V、1.25V
??线性稳压电路、开关稳压电路
20