Allegro16.6约束规则设置详解 - 图文

loading 分享 2026-7-15 下载文档

QQ群:186439171

6、设置走线的长度范围

语法说明:PROPAGATION_DELAY=A:B:C:D A:起点PIN B:终点PIN

如果是整条NET只有2个PIN时,在A处写入L,在B处写入S C:最小线长 D:最大线长 例如:

PROPAGATION_DELAY=U1.4:U2.8:1000mil:1500mil 设定U1.4到U2.8的走线长度为1000MIL到1500MIL之间 PROPAGATION_DELAY=L:S:1000mil:1500mil 设定整条NET的走线长度为1000MIL到1500MIL之间 (1)、通过Edit Property设置

执行Edit /Porperties命令,单击一个网络,选择PROGATION_DELAY并输入其数值,如下图所示。

QQ群:186439171

然后再开启检查模式,Setup-Constraints-Modes...

(2)、在约束管理器中设置

在Electrical Constraint Set 点选Min/Max Propagation Delays

QQ群:186439171

在cds_2上右键选择Create-Electrical CSet

设定其值

为网络分配约束,如下图所示

QQ群:186439171

再打开检查模式,Analyze-Analysis Modes...

将电气规则下的,Propagation delay检查模式打开。走线模式时,即可辅助线束走线状态。 (3)、在原理图中设置

进入Capture中的Property Edit,选Cadence-Allegro及Flat Net

执行Edit/Invoke UI对PROPAGATION_DELAY设定其值

QQ群:186439171

输出Netlist到Allegro。进入Allegro后即可看到Properties

再开启检查模式。走线模式时,即可辅助显示走线状态


Allegro16.6约束规则设置详解 - 图文.doc 将本文的Word文档下载到电脑
搜索更多关于: Allegro16.6约束规则设置详解 - 图文 的文档
相关推荐
相关阅读