loading
【题4.1】如图4-34所示为由或非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。
QQ’tt
【题4.2】如图4-35所示为由与非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。
?SD?RDQQ’
【题4.3】如图4-36所示为同步SR触发器，并给出了CLK和输入信号S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。
1234512345QQ’QQ’tt t
【题4.4】如图4-37给出了主从SR触发器的CLK及S、R的波形，请画出Q和Q’端的波
t形。设触发器初始状态为Q=0。
CLK
1 2 3 4 5 S R
有误见更正【题4.4】如图4-37给出了主从SR触发器的CLK及S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。
CLKSRQQ’12345
【题4.5】如图4-38给出了主从SR触发器的CLK、R、S及异步置1端SD’的波形，异步清零端RD’=1，请画出Q和Q’端的波形。
1212334455Qm QmQtQttt
【题4.6】如图4-39给出了主从JK触发器的CLK、J、K的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。
CLKJKQmQ12345
【题4.7】如图4-40所示为主从JK触发器的CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。
1213243455QmQQmQtttt
【题4.8】如图4-41给出了边沿触发的JK触发器的逻辑符号图（下降沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。
CLKJKQQ’12345
【题4.9】如图4-42给出了边沿触发的JK触发器的逻辑符号图（上升沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。