loading
3) 全程编译：
Quartus II编译器是由一系列处理模块构成的，其功能包括网表文件的提取、设计文件的排错、逻辑综合、逻辑分配、适配（结构综合）、时序仿真文件提取和编程文件装配，以及基于目标器件的工程时序分析等。
在编译前，设计者可通过各种不同的设置，指导编译器使用各种不同的综合和适配技术（如时序驱动技术等），以便提高设计项目的工作速度，优化器件的资源利用率。而且在编译过程中及编译完成后，可以从编译报告窗中获得所有相关的详细编译结构，以利于设计者及时调整设计方案。
单击Processing→Start Compilation，开始编译。
编译过程中要注意工程管理窗口下方的Processing栏中的编译信息。如果工程中的文件有错误，启动编译后在下方的Processing处理栏中会显示出
来，可双击错误提示，即弹出对应用深色标记的相关错误位置，在此进行编译直至排除所有错误。注意，如果发现报出多条错误信息，每次只要检查和纠正最上面报出的错误，因为许多情况下，都是由于某一种错误导致了多条错误信息报告。
如果编译成功，可以见到如下图所示的工程管理窗口的左上角显示了工程H_add的层次结构。单击其中各项可以详细了解编译和分析结果。如单击Flow Summary项，将在右栏显示硬件耗用统计报告（当前工程耗用了2个Les、0个内部RAM位）等；单击Timing Analyzer项的则能看到当前工程所有相关时序特性报告；单击Fitter项的“+”号，则能看到当前工程所有相关硬件特性适配报告。
4) 包装元件入库；
编译通过后，单击File→Create/update→Create Symbol File for Current File，当前文件变成了一个包装好的自己的单一元件（半加器：H_add.bsf），并被放置在工程路径制定的目录中以备后用。 5) 用两个半加器及一个或门构成一位全加器：
我们将前四个步骤的工作看成是完成了一个底层元件，并被包装入库。接下来我们利用自己设计好的两个半加器及一个或门来构成一位全加器。完成原理图输入、连线、引脚命名、器件选择、保存、项目设置、编译等过程，完成顶层项目全加器的设计，如下图所示。
新建文件夹D:\\Lab\\Lab1\\add，重复上述步骤工作。编译完成全加器add顶层文件的设计。
放置元件半加器时，单击Symbol中Name：后的…图标，选择路径D:\\Lab\\Lab1\\H_add下的H_add.bsf，如下图所示：
6) 仿真，测试项目的正确性并观察分析波形； ① 建立波形文件并保存
在编译通过的情况下，选择File→New，在New对话框中，选择
Verification/Debugging Files中的Vector Waveform File项，打开波形编辑窗。单击File→Save As，单击“保存（S）”。由于存盘窗中的波形文件名是默认的，所以存盘即可，如图所示：