loading一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底包括第一区和位于所述第一区两侧的第二区；在所述衬底第一区和第二区上形成功能层；在所述第一区功能层上形成初始掩膜层；对所述初始掩膜层进行刻蚀处理，形成掩膜层，所述掩膜层邻近所述第二区的侧壁的厚度大于所述掩膜层中心的厚度；所述刻蚀处理之后，以所述掩膜层为掩膜对所述功能层进行刻蚀，在所述第二区功能层中形成沟槽。所述形成方法能够精确控制相邻沟槽之间的间距，改善所形成的半导体结构性能。
技术要求
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和位于所述第一区两侧的第二区；在所述衬底第一区和第二区上形成功能层；在所述第一区功能层上形成初始掩膜层；
对所述初始掩膜层进行刻蚀处理，形成掩膜层，所述掩膜层邻近所述第二区的侧壁的厚度大于所述掩膜层中心的厚度；所述刻蚀处理之后，以所述掩膜层为掩膜对所述功能层进行刻蚀，在所述第二区功能层中形成沟槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀处理的步骤包括：形成覆盖所述初始掩膜层邻近所述第二区侧壁
的牺牲层，所述牺牲层暴露出所述掩膜层顶部表面；以所述牺牲层为掩膜对所述初始掩膜层进行刻蚀，形成掩膜层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：形成覆盖所述初始掩膜层侧壁和顶部表面的
初始牺牲层；
去除所述初始掩膜层顶部表面的初始牺牲层，形成牺牲层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述初始牺牲层的材料为旋涂碳或旋涂氧化硅。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，对所述功能层进行刻蚀之前，还包括：去除所述第二区牺牲层。6.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述初始牺牲层的工艺包括化学气相沉积工艺或旋涂工艺；
去除所述初始掩膜层顶部表面的初始牺牲层的工艺包括：化学机械研磨工艺、湿法刻蚀和干法刻蚀工艺中的一种或多种组合。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述初始牺牲层的工艺包括旋涂工艺，去除所述初始掩膜层顶部表面
的初始牺牲层的工艺包括干法刻蚀工艺；去除所述初始掩膜层顶部表面的初始牺牲层的刻蚀气体包括碳氟基气体。
8.如权利要求1或3所述的半导体结构的形成方法，其特征在于，形成所述掩膜层之后，形成沟槽之前，还包括：在所述功能层上形成
第一图形层，所述第一图形层暴露出所述第二区功能层和掩膜层；对所述功能层进行刻蚀的过程中，还以所述第一图形层为掩膜。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀处理的步骤包括：形成覆盖所述初始掩膜层邻近所述第二区侧壁
的牺牲层，所述牺牲层暴露出所述掩膜层顶部表面；以所述牺牲层为掩膜对所述初始掩膜层进行刻蚀，形成掩膜层；形成掩膜层之后，还包括：去除所述牺牲层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述第一图形层之前，去除所述牺牲层；或者，形成所述第一图形
层之后，去除所述牺牲层。
11.如权利要求2所述的半导体结构的形成方法，其特征在于，以所述牺牲层为掩膜对所述初始掩膜层进行刻蚀的刻蚀气体包括：氯基
气体或溴基气体中的一种或多种组合。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始掩膜层的厚度为300埃～800埃。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层邻近所述第二区的侧壁的厚度与所述掩膜层中心的厚度差为27埃～33埃。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为BN、TiN或氮化硅。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功能层的材料包括氧化硅或低k介质材料；所述形成方法还包括：在
所述沟槽中形成导电结构。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，形成功能层之前还包括：分别在所述第一区和第二区衬底中形成掺杂
层；所述功能层覆盖所述掺杂层；所述沟槽底部暴露出第二区掺杂层；所述导电结构与所述第二掺杂层接触。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述衬底包括基底，所述基底包括第一区和位于所述第一区两侧的第二
区；分别位于所述第一区和第二区衬底上的鳍部；所述掺杂层位于所述鳍部中。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功能层包括：位于所述衬底上的栅介质层；位于所述栅介质层上的
栅极层；
所述形成方法还包括：在所述沟槽中形成介质层。
19.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区和位于所述第一区两侧的第二区；位于所述衬底第一区和第二区上的功能层；
位于所述第一区功能层上的掩膜层，所述掩膜层邻近所述第二区的侧壁的厚度大于所述掩膜层中心的厚度。
20.如权利要求19所述的半导体结构，其特征在于，所述掩膜层邻近所述第二区的侧壁的厚度与掩膜层中心的厚度的差为27埃～33埃。
技术说明书
半导体结构及其形成方法技术领域
本技术涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。背景技术
随着半导体制造技术的飞速发展，半导体器件朝着高密度、高集成度的方向发展。为了提高半导体器件的集成度，半导体器件的尺寸越来越小，甚至达到了光刻的极限。
为了减小光学邻近效应的影响，现有技术发展了多重图形化工艺，包括双重图形化工艺、三重图形化工艺及四重图形化工艺。双重图形化工艺能够有效的降低制作小尺寸图形的难度，在形成小尺寸图形中具有重要应用。双重图形化工艺包括自对准型双重曝光
(SADP)技术、多重曝光多重刻蚀技术(LELELE)技术和单刻蚀双重图形化技术。
然而，现有技术中通过双重图形化工艺形成的半导体结构的性能较差。技术内容
本技术解决的问题是提供一种半导体结构及其形成方法，能够改善所形成半导体结构的性能。
为解决上述问题，本技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和位于所述第一区两侧的第二区；在所述衬底第一区和第二区上形成功能层；在所述第一区功能层上形成初始掩膜层；对所述初始掩膜层进行刻蚀处理，形成掩膜层，所述掩膜层邻近所述第二区的侧壁的厚度大于所述掩膜层中心的厚度；所述刻蚀处理之后，以所述掩膜层为掩膜对所述功能层进行刻蚀，在所述第二区功能层中形成沟槽。
可选的，所述刻蚀处理的步骤包括：形成覆盖所述初始掩膜层邻近所述第二区侧壁的牺牲层，所述牺牲层暴露出所述掩膜层顶部表面；以所述牺牲层为掩膜对所述初始掩膜层进行刻蚀，形成掩膜层。
可选的，形成所述牺牲层的步骤包括：形成覆盖所述初始掩膜层侧壁和顶部表面的初始牺牲层；去除所述初始掩膜层顶部表面的初始牺牲层，形成牺牲层。
可选的，所述初始牺牲层的材料为旋涂碳或旋涂氧化硅。
可选的，对所述功能层进行刻蚀之前，还包括：去除所述第二区牺牲层。
可选的，形成所述初始牺牲层的工艺包括化学气相沉积工艺或旋涂工艺；去除所述初始掩膜层顶部表面的初始牺牲层的工艺包括：化学机械研磨工艺、湿法刻蚀和干法刻蚀工艺中的一种或多种组合。
可选的，形成所述初始牺牲层的工艺包括旋涂工艺，去除所述初始掩膜层顶部表面的初始牺牲层的工艺包括干法刻蚀工艺；去除所述初始掩膜层顶部表面的初始牺牲层的刻蚀气体包括碳氟基气体。
可选的，形成所述掩膜层之后，形成沟槽之前，还包括：在所述功能层上形成第一图形层，所述第一图形层暴露出所述第二区功能层和掩膜层；对所述功能层进行刻蚀的过程中，还以所述第一图形层为掩膜。
可选的，所述刻蚀处理的步骤包括：形成覆盖所述初始掩膜层邻近所述第二区侧壁的牺牲层，所述牺牲层暴露出所述掩膜层顶部表面；以所述牺牲层为掩膜对所述初始掩膜层进行刻蚀，形成掩膜层；形成掩膜层之后，还包括：去除所述牺牲层。可选的，形成所述第一图形层之前，去除所述牺牲层；或者，形成所述第一图形层之后，去除所述牺牲层。
可选的，以所述牺牲层为掩膜对所述初始掩膜层进行刻蚀的刻蚀气体包括：氯基气体或溴基气体中的一种或多种组合。可选的，所述初始掩膜层的厚度为300埃～800埃。
可选的，所述掩膜层邻近所述第二区的侧壁的厚度与所述掩膜层中心的厚度差为27埃～33埃。可选的，所述掩膜层的材料为BN、TiN或氮化硅。
可选的，所述功能层的材料包括氧化硅或低k介质材料；所述形成方法还包括：在所述沟槽中形成导电结构。
可选的，形成功能层之前还包括：分别在所述第一区和第二区衬底中形成掺杂层；所述功能层覆盖所述掺杂层；所述沟槽底部暴露出第二区掺杂层；所述导电结构与所述第二掺杂层接触。
可选的，所述衬底包括基底，所述基底包括第一区和位于所述第一区两侧的第二区；分别位于所述第一区和第二区衬底上的鳍部；所述掺杂层位于所述鳍部中。
可选的，所述功能层包括：位于所述衬底上的栅介质层；位于所述栅介质层上的栅极层；所述形成方法还包括：在所述沟槽中形成介质层。
相应的，本技术还提供一种半导体结构，包括：衬底，所述衬底包括第一区和位于所述第一区两侧的第二区；位于所述衬底第一区和第二区上的功能层；位于所述第一区功能层上的掩膜层，所述掩膜层邻近所述第二区的侧壁的厚度大于所述掩膜层中心的厚度。可选的，所述掩膜层邻近所述第二区的侧壁的厚度与掩膜层中心的厚度的差为27埃～33埃。与现有技术相比，本技术的技术方案具有以下优点：
本技术技术方案提供的半导体结构的形成方法中，对所述功能层进行刻蚀之前，对所述初始掩膜层进行刻蚀处理，形成掩膜层。所述掩膜层邻近所述第二区的侧壁的厚度大于所述掩膜层中心的厚度，在刻蚀所述功能层的过程中，即使所述掩膜层侧壁的刻蚀速率大于所述掩膜层中心的刻蚀速率，从而不容易使掩膜层邻近所述第二区的侧壁的厚度大于掩膜层中心的厚度，进而不容易使相邻沟槽之间的间距过小，进而能够改善半导体结构的性能。
进一步，对所述初始掩膜层进行刻蚀之前，形成覆盖所述初始掩膜层侧壁的牺牲层。对所述初始掩膜层进行刻蚀的过程中，由于所述牺牲层的投影效应，使所述初始掩膜层侧壁的刻蚀速率小于所述初始掩膜中心的刻蚀速率，从而使所述掩膜层中心厚度小于所述掩膜层侧壁的厚度。附图说明
图1和图2是一种半导体结构的形成方法各步骤的结构示意图；
图3至图12是本技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成半导体结构的性能较差。现结合一种半导体结构的形成方法，分析所形成半导体结构的性能较差的原因：图1和图2是本技术的半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100包括断开区A和位于所述断开区A两侧的连接区B，所述衬底100断开区A和连接区B上分别具有鳍部101。
继续参考图1，在所述隔离结构110上形成介质层120，所述介质层120覆盖所述鳍部101顶部和侧壁；在所述介质层120上形成图形化的掩膜层121，所述掩膜层121覆盖所述断开区A介质层120；在所述介质层120和掩膜层131上形成平坦层130；在所述平坦层上形成图形化的光刻胶132。
请参考图2，以所述光刻胶132和掩膜层131为掩膜对所述介质层120进行刻蚀，至暴露出所述掺杂层102，在所述介质层120中形成沟槽
133。
后续形成所述沟槽133之后，在所述沟槽133中形成导电结构。
其中，为了提高所形成半导体结构的集成度，所述掩膜层131的厚度较小。由于所述掩膜层131的厚度较小，在刻蚀所述介质层120的过程中，所述掩膜层131边缘容易产生损耗，导致所述掩膜层131沿鳍部101宽度方向的尺寸减小，从而使所述沟槽133的长度不容易控制。因此，所述形成方法容易导致所述沟槽133底部容易暴露出所述断开区A掺杂层102，进行使所述导电结构与所述断开区A掺杂层
102接触，影响所形成半导体结构的性能。
为解决所述技术问题，本技术提供了一种半导体结构的形成方法，包括：在所述第一区功能层上形成初始掩膜层；对所述初始掩膜层进行刻蚀处理，形成掩膜层，所述掩膜层邻近所述第二区的侧壁的厚度大于所述掩膜层中心的厚度；所述刻蚀处理之后，以所述掩膜层为掩膜对所述功能层进行刻蚀，在所述第二区功能层中形成沟槽。所述形成方法能够精确控制相邻沟槽之间的间距，改善所形成的半导体结构性能。
为使本技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本技术的具体实施例做详细的说明。图3至图12是本技术半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图3和图4，图4是图3沿切割线1-2的剖面图，提供衬底，所述衬底包括第一区I和位于所述第一区I两侧的第二区II。本实施例中，所述第二区II用于形成沟槽；所述第一区I用于实现相邻第二区II之间的隔离。
本实施例中，所述衬底还包括：位于所述第一区I和第二区II两侧的第三区。所述第三区用于实现第二区与衬底上其他区域的隔离。本实施例中，所述衬底包括基底200和位于所述基底200上的鳍部201。在其他实施例中，所述衬底还可以为平面衬底，例如硅衬底、锗衬底、硅锗衬底、绝缘体上硅、绝缘体上锗或绝缘体上硅锗等半导体衬底。本实施例中，所述基底200和鳍部201的材料为硅、锗或硅锗。
本实施例中，为了提高所形成半导体结构的集成度，所述鳍部201的宽度较小，相邻鳍部201之间的间距较小。
所述形成方法还包括：在所述基底200上形成隔离结构210，所述隔离结构210覆盖所述鳍部201部分侧壁，所述隔离结构210表面低于所述鳍部201顶部表面。
继续参考图3和图4，在所述衬底上形成栅极结构(图中未示出)；在所述衬底中形成掺杂层202。本实施例中，所形成半导体结构为MOS晶体管。
本实施例中，所述栅极结构横跨所述鳍部201，且覆盖所述鳍部201部分侧壁和顶部表面。
本实施例中，所形成半导体结构为MOS晶体管。所述掺杂层202用做所形成半导体结构的源区和漏区。所述掺杂层202位于所述栅极结构两侧的鳍部201中。
在其他实施例中，所形成半导体结构为二极管、双极型场效应晶体管或电阻，可以不形成所述栅极结构。当所形成半导体结构为二极管时，所述掺杂层用于形成二极管的正极或负极；当所形成半导体结构为双极型场效应晶体管时，所述掺杂层用于形成双极型场效应晶体管的基极、集电极或发射极。
本实施例中，通过前栅工艺形成所述栅极结构和掺杂层202。
本实施例中，所述栅极结构包括：横跨所述鳍部201的栅介质层，所述栅介质层位于所述鳍部201部分侧壁和顶部表面；位于所述栅介质层上的栅极230；位于所述栅极230上的保护层232；覆盖所述栅极230侧壁的侧墙231。
所述保护层232和侧墙231用于后续刻蚀功能层220的过程中保护所述栅极230，减少栅极230的损耗。
本实施例中，所述栅介质层的材料为氧化硅。在其他实施例中，所述栅介质层的材料为高k介质材料，例如：HfO2、La2O3、
HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。或者，所述栅介质层包括：横跨所述鳍部201的栅氧化层；位于所述栅氧化层表面的高k介
质层。所述栅氧化层的材料为氧化硅，所述高k介质层的材料为高k介质材料。